

09/701433

528 Rec'd PCT/PTO 29 NOV 2000

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In r the Application of

Inventor(s): Kuniyuki KAJITA

Application No.: New Patent Application
Based on PCT/JP00/01755

Filed: November 29, 2000

For: RADIO COMMUNICATION APPARATUS
AND CODING PROCESSING METHOD

CLAIM FOR PRIORITY

Assistant Commissioner of Patents
Washington, D.C. 20231

Sir:

The benefit of the filing date of the following prior foreign application filed in the following foreign country is hereby requested for the above-identified application and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 11-092078, Filed March 31, 1999.

The International Bureau received the priority documents within the time limit, as evidenced by the attached copy of the PCT/IB/304.

120
JULY 1961

THIS PAGE BLANK (USPTO)


09/701433

528 Rec'd PCT/PTO 29 NOV 2000

Claim for Priority - K. KAJITA
PCT/JP00/01755
November 29, 2000
Page 2

It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. 119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Respectfully submitted,



James E. Ledbetter
Registration No. 28,732

Date: November 29, 2000

JEL/lmq

Attorney Docket No. L9289.00121 PCT

STEVENS DAVIS, MILLER & MOSHER, L.L.P.
1615 L Street, N.W., Suite 850
P.O. Box 34387
Washington, D.C. 20043-4387
Telephone: (202) 408-5100
Facsimile: (202) 408-5200

THIS PAGE BLANK (USPTO)

PATENT COOPERATION TREATY

PCT


NOTIFICATION CONCERNING
SUBMISSION OR TRANSMITTAL
OF PRIORITY DOCUMENT

(PCT Administrative Instructions, Section 411)

From the INTERNATIONAL BUREAU

To:

WASHIDA, Kimihito
Shintoshicenter Building
5th floor
24-1, Tsurumaki 1-chome
Tama-shi
Tokyo 206-0034
JAPON



Date of mailing (day/month/year) 25 May 2000 (25.05.00)	IMPORTANT NOTIFICATION
Applicant's or agent's file reference 1F99090-PCT	
International application No. PCT/JP00/01755	
International publication date (day/month/year) Not yet published	
International filing date (day/month/year) 23 March 2000 (23.03.00)	Priority date (day/month/year) 31 March 1999 (31.03.99)
Applicant MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. et al	

- The applicant is hereby notified of the date of receipt (except where the letters "NR" appear in the right-hand column) by the International Bureau of the priority document(s) relating to the earlier application(s) indicated below. Unless otherwise indicated by an asterisk appearing next to a date of receipt, or by the letters "NR", in the right-hand column, the priority document concerned was submitted or transmitted to the International Bureau in compliance with Rule 17.1(a) or (b).
- This updates and replaces any previously issued notification concerning submission or transmittal of priority documents.
- An asterisk(*) appearing next to a date of receipt, in the right-hand column, denotes a priority document submitted or transmitted to the International Bureau but not in compliance with Rule 17.1(a) or (b). In such a case, the attention of the applicant is directed to Rule 17.1(c) which provides that no designated Office may disregard the priority claim concerned before giving the applicant an opportunity, upon entry into the national phase, to furnish the priority document within a time limit which is reasonable under the circumstances.
- The letters "NR" appearing in the right-hand column denote a priority document which was not received by the International Bureau or which the applicant did not request the receiving Office to prepare and transmit to the International Bureau, as provided by Rule 17.1(a) or (b), respectively. In such a case, the attention of the applicant is directed to Rule 17.1(c) which provides that no designated Office may disregard the priority claim concerned before giving the applicant an opportunity, upon entry into the national phase, to furnish the priority document within a time limit which is reasonable under the circumstances.

<u>Priority date</u>	<u>Priority application No.</u>	<u>Country or regional Office or PCT receiving Office</u>	<u>Date of receipt of priority document</u>
31 Marc 1999 (31.03.99)	11/92078	JP	19 May 2000 (19.05.00)

The International Bureau of WIPO
34, chemin des Colombettes
1211 Genève 20, Switzerland

Facsimile No. (41-22) 740.14.35

Authorized officer

Taïeb Akremi

Telephone No. (41-22) 338.83.38

THIS PAGE BLANK (USPTO)

日 本 国 特 許 庁

PATENT OFFICE
JAPANESE GOVERNMENT

23.03.00	
REC'D 19 MAY 2000	
WIPO	PCT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日

Date of Application:

1999年 3月31日

出 願 番 号

Application Number:

平成11年特許願第092078号

出 願 人

Applicant (s):

松下電器産業株式会社


Eku

PRIORITY
DOCUMENTSUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH RULE 17.1(a) OR (b)

2000年 4月28日

特許庁長官
Commissioner,
Patent Office

近 藤 隆 彦



出証番号 出証特2000-3030369

【書類名】 特許願

【整理番号】 2905415034

【提出日】 平成11年 3月31日

【あて先】 特許庁長官殿

【国際特許分類】 H04B 1/707

【発明者】

 【住所又は居所】 神奈川県横浜市港北区綱島東四丁目 3 番 1 号 松下通信
工業株式会社内

 【氏名】 梶田 邦之

【特許出願人】

 【識別番号】 000005821

 【氏名又は名称】 松下電器産業株式会社

【代理人】

 【識別番号】 100105050

 【弁理士】

 【氏名又は名称】 鷲田 公一

【手数料の表示】

 【予納台帳番号】 041243

 【納付金額】 21,000円

【提出物件の目録】

 【物件名】 明細書 1

 【物件名】 図面 1

 【物件名】 要約書 1

 【包括委任状番号】 9700376

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 無線通信装置および符号化処理方法

【特許請求の範囲】

【請求項 1】 誤り訂正符号化されたデータについて、レートマッチング用のビット数のうちの特定のビット数を増加する第 1 ビット数増加手段と、そのビット数を増加したデータを並べ替えるインタリーブ手段と、そのインタリーブしたデータについて、レートマッチング用のビット数のうちの残りのビット数を増加する第 2 ビット数増加手段と、を具備することを特徴とする無線通信装置。

【請求項 2】 前記第 1 ビット数増加手段は、誤り訂正符号化されたデータのビット数を誤り訂正符号化率に応じて増加することを特徴とする請求項 1 記載の無線通信装置。

【請求項 3】 誤り訂正符号化されたデータのビット数を誤り訂正符号化率に応じて増加するビット数増加手段と、そのビット数を増加したデータを並べ替えるインタリーブ手段と、を具備することを特徴とする無線通信装置。

【請求項 4】 インタリーブの前後に分けてビット数を増加されたデータを受信する受信手段と、その受信データに対してインタリーブ後に増加されたビット数を減少する第 1 ビット数減少手段と、そのビット数を減少したデータに対してインタリーブと逆の並べ替えを行うデインタリーブ手段と、そのデインタリーブされたデータに対してインタリーブ前に増加されたビット数を減少する第 2 ビット数減少手段と、を具備することを特徴とする無線通信装置。

【請求項 5】 誤り訂正符号化率に応じてビット数を増加された後並べ替えられたデータを受信する受信手段と、その受信データに対してインタリーブと逆の並べ替えを行うデインタリーブ手段と、そのデインタリーブされたデータに対してビット数を減少するビット数減少手段と、を具備することを特徴とする無線通信装置。

【請求項 6】 請求項 1 から請求項 5 のいずれかに記載の無線通信装置を搭載することを特徴とする無線通信端末装置。

【請求項 7】 請求項 1 から請求項 5 のいずれかに記載の無線通信装置を搭載することを特徴とする無線通信基地局装置。

【請求項 8】 誤り訂正符号化されたデータについて、レートマッチング用のビット数のうちの特定のビット数を増加する第 1 ビット数増加工程と、そのビット数を増加したデータを並べ替えるインタリーブ工程と、そのインタリーブしたデータについて、レートマッチング用のビット数のうちの残りのビット数を増加する第 2 ビット数増加工程と、を具備することを特徴とする符号化処理方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、CDMA 無線通信装置における無線通信装置および符号化処理方法に関する。

【0002】

【従来の技術】

CDMA 無線通信装置においては、誤り訂正の効果を増大させるため、または、パケットや ISDN 等のデータを結合して送信するために、レートマッチング処理が行われる。レートマッチング処理とは、符号化されたデータをフレーム長に調整するために、データのビット数を増加させる処理（レピティション）、または、データのビット数を減少させる処理（パンクチャリング）である。例えば、送信機側においてデータのビット数を増加させるときは、受信機側においてデータのビット数を減らす処理を行う。この場合、送信機側でレピティションを行っているので、受信機側における誤り訂正の効果を増大させることができる。

【0003】

図 10 は、従来の送信機においてレピティションする場合の符号化処理装置および受信機における復号化処理装置の構成を示すブロック図である。符号化処理装置 1 は、符号化部 2 と、誤り訂正符号化部 3 と、レピティション部 4 と、インタリーブ部 5 とを含み、復号化処理装置 10 は、デインタリーブ部 11 と、パンクチャリング部 12 と、誤り訂正復号化部 13 と、復号化部 14 とを含む。

【0004】

送信機側では、送信データ 6 が符号化部 2 で符号化される。この符号化されたデータは、誤り訂正符号化部 3 で畳み込み符号化等の誤り訂正符号化処理を施さ

れた後にレピティション部 4 でビット数が増加される。このレピティションされたデータは、インタリーブ部 5 で並べ替えられ、その後所定の変調処理および無線処理等を施され、送信アンテナ 7 から送信される。

【0005】

一方、受信機側では、受信アンテナ 15 で受信した信号が、所定の無線処理および復調処理等を施された後、デインタリーブ部 11 で送信機側のインタリーブと逆の並べ替えが行われる。この並べ替えられたデータは、パंकチャリング部 12 で送信機側で増加されたビット数を減少され、誤り訂正復号化部 13 でビタビ復号等によって誤り訂正される。この誤り訂正後のデータは、復号化部 14 で復号され、これにより、受信データ 16 が得られる。

【0006】

図 11 は、従来の符号化処理装置 1 によって、送信データがレピティションおよびインタリーブされる様子を示した図である。今、符号化部 2 より出力されたデータを {D1, D2, D3, D4} とし、そのデータが誤り訂正符号化部 3 において符号化率 = $1/2$ で誤り訂正符号化処理を施され、D1 は d1, d2 に、D2 は d3, d4 に、D3 は d5, d6 に、D4 は d7, d8 になるとした場合、レピティション部 4 に入力されるデータは {d1, d2, d3, d4, d5, d6, d7, d8} の 8 ビットのデータとなる。なお、1 フレーム当たりのビット数は、12 ビットとする。レピティション部 4 は、レートマッチングテーブルを備えており、このレートマッチングテーブルにはフレーム内におけるビット増加の分布が均等になるような 0, 1 のパターンが記憶されている。

【0007】

レートマッチングテーブルを、今、{1, 0, 1, 0, 1, 0, 1, 0} とすると、「1」に対応するビットが増加されるため、下線で示す d1, d3, d5, d7 が増加され、レピティション後のデータは {d1, d1, d2, d3, d3, d4, d5, d5, d6, d7, d7, d8} となる。このレピティション後のデータを見ると、連続する任意の 3 ビット中には、2 つの増加されたビットと 1 つの増加されないビットとが存在しており、フレーム内にビット増加の分布が均等となっていることが分かる。

【0008】

レピティションされたデータは、その後インタリーブ部 5 で、例えばインタリ

ープパターン12[4[2x2]x3[2x2]]によってインタリーブされ、インタリーブ後のデータは{d1,d5,d3,d7,d2,d6,d4,d8,d1,d5,d3,d7}となる。これらの処理によって、伝播路におけるバースト誤りをある程度回避することができ、受信機側で誤り訂正をしたときのビット誤り率を低くすることができる。

【0009】

【発明が解決しようとする課題】

しかしながら、上記従来の符号化処理装置では、インタリーブパターンによっては、レピティションにより増加されたビットがフレーム内のある位置に偏ってしまうので、レピティションの効果が極めて落ちてしまい、受信機側で誤り訂正をしたときのビット誤り率が高くなってしまいう問題がある。

【0010】

図11に示したようなインタリーブパターンでは、増加されたビットd1,d3,d5,d7がフレーム内の両側に偏って存在しているため、増加されないビットd2,d4,d6,d8の部分に、伝播路におけるバースト誤りが発生した場合には、受信機側で誤り訂正をしたときのビット誤り率が高くなってしまいう。

【0011】

本発明はかかる点に鑑みてなされたものであり、伝播路におけるバースト誤りに強く、通信品質の向上を図ることができる無線通信装置および符号化処理方法を提供することを目的とする。

【0012】

【課題を解決するための手段】

本発明者は、インタリーブパターンによっては、レピティションによって増加されたビットがフレーム内に偏って存在してしまう原因は、インタリーブ前に、データの全てについて一度でレピティションを行っていることにありと着目して、レピティションをインタリーブの前後に分けてバランスよく行うことにより、レピティションによって増加されたビットがフレーム内に偏って存在してしまうことを防止できることを見出し、本発明をするに至った。

【0013】

すなわち、本発明の骨子は、レピティションによって増加するビット数の略半

数のビット数については、インタリーブ前のレピティションによって増加させ、レピティションによって増加する残りのビット数については、インタリーブ後のレピティションによって増加させることである。

【0014】

【発明の実施の形態】

本発明の第1の態様における無線通信装置は、誤り訂正符号化されたデータについて、レートマッチング用のビット数のうちの特定のビット数を増加する第1ビット数増加手段と、そのビット数を増加したデータを並べ替えるインタリーブ手段と、そのインタリーブしたデータについて、レートマッチング用のビット数のうちの残りのビット数を増加する第2ビット数増加手段と、を具備する構成を採る。

【0015】

この構成によれば、インタリーブの前後に分けて2段階でビットを増加させるため、増加されたビットがフレーム内のある位置に偏って存在してしまうことを防止することができる。

【0016】

本発明の第2の態様における無線通信装置は、第1の態様において、前記第1ビット数増加手段は、誤り訂正符号化されたデータのビット数を誤り訂正符号化率に応じて増加する構成を採る。

【0017】

本発明の第3の態様における無線通信装置は、誤り訂正符号化されたデータのビット数を誤り訂正符号化率に応じて増加するビット数増加手段と、そのビット数を増加したデータを並べ替えるインタリーブ手段と、を具備する構成を採る。

【0018】

これらの構成によれば、符号化率に応じて増加するビットを決定するため、誤り訂正符号化処理によって同一の誤り訂正符号化前データより発生した複数の誤り訂正符号化後データに対して重複してビットを増加することを防止することができる。

【0019】

本発明の第4の態様における無線通信装置は、インタリーブの前後に分けてビット数を増加されたデータを受信する受信手段と、その受信データに対してインタリーブ後に増加されたビット数を減少する第1ビット数減少手段と、そのビット数を減少したデータに対してインタリーブと逆の並べ替えを行うデインタリーブ手段と、そのデインタリーブされたデータに対してインタリーブ前に増加されたビット数を減少する第2ビット数減少手段と、を具備する構成を採る。

【0020】

本発明の第5の態様における無線通信装置は、誤り訂正符号化率に応じてビット数を増加された後並べ替えられたデータを受信する受信手段と、その受信データに対してインタリーブと逆の並べ替えを行うデインタリーブ手段と、そのデインタリーブされたデータに対してビット数を減少するビット数減少手段と、を具備する構成を採る。

【0021】

これらの構成によれば、ビット減少後のデータに対して誤り訂正復号を行ったときのビット誤り率を低くすることができる。

【0022】

本発明の第6の態様における無線通信端末装置は、第1から第5のいずれかの態様における無線通信装置を搭載する構成を採る。

【0023】

本発明の第7の態様における無線通信基地局装置は、第1から第5のいずれかの態様における無線通信装置を搭載する構成を採る。

【0024】

これらの構成によれば、ビット誤り率を低くすることができる無線通信装置を搭載するため、通信品質の向上を図ることができる。

【0025】

本発明の第8の態様における符号化処理方法は、誤り訂正符号化されたデータについて、レートマッチング用のビット数のうちの特定のビット数を増加する第1ビット数増加工程と、そのビット数を増加したデータを並べ替えるインタリーブ工程と、そのインタリーブしたデータについて、レートマッチング用のビット

数のうちの残りのビット数を増加する第2ビット数増加工程と、を具備するようにした。

【0026】

この構成によれば、インタリーブの前後に分けて2段階でビットを増加させるため、増加されたビットがフレーム内のある位置に偏って存在してしまうことを防止することができる。

【0027】

以下、本発明の実施の形態について、添付図面を参照して詳細に説明する。

(実施の形態1)

図1は本発明の実施の形態1に係る符号化処理装置および復号化処理装置の構成を示すブロック図である。符号化処理装置100は、符号化部101と、誤り訂正符号化部102と、第1レピティション部103と、インタリーブ部104と、第2レピティション部105とを含み、復号化処理装置110は、第1パンクチャリング部111と、デインタリーブ部112と、第2パンクチャリング部113と、誤り訂正復号化部114と、復号化部115とを含む。

【0028】

送信機側では、送信データ106が符号化部101で符号化される。この符号化されたデータは、誤り訂正符号化部102で畳み込み符号等の誤り訂正符号化処理を施された後に第1レピティション部103へ出力される。誤り訂正符号化処理を施されたデータは、第1レピティション部103で、後述するような第1レピティションを施される。第1レピティションされたデータは、インタリーブ部104で並べ替えられた後、第2レピティション部105で、後述するような第2レピティションを施される。第2レピティションを施されたデータは、その後所定の変調処理および無線処理等を施され、送信アンテナ107から送信される。

【0029】

一方、受信機側では、受信アンテナ116で受信した信号が、所定の無線処理および復調処理等を施された後、第1パンクチャリング部111で、第2レピティションと逆の後述するような第1パンクチャリングを施される。第1パンクチャ

チャリングを施されたデータは、デインタリーブ部 112 で送信機側のインタリーブと逆の並べ替えが行われる。この並べ替えられたデータは、第 2 パンクチャリング部 113 で第 1 レピティションと逆の後述するような第 2 パンクチャリングを施される。第 2 パンクチャリングを施されたデータは、誤り訂正復号化部 114 でビタビ復号等によって誤り訂正され、復号化部 115 で復号され、これにより、受信データ 117 が得られる。

【0030】

次に第 1 レピティション部 103 の構成について図 2 に示すブロック図を用いて説明する。第 1 レピティション部 103 において、入力メモリ部 201 は、誤り訂正符号化されたデータを一時的に蓄える。パラメータ記憶部 202 は、レピティションをするのに必要な各種パラメータを記憶する。制御部 203 は、パラメータ記憶部 202 に記憶された各種パラメータに基づき、メモリ読み書き部 204 へ、データを読み書きするための制御信号を出力する。メモリ読み書き部 204 は、入力メモリ部 201 から順次データを読み出し、前記制御信号に基づき、対象となるビットのビット数を増加させて出力メモリ部 205 へ出力する。出力メモリ部 205 は、1 フレーム分のデータが揃うまでメモリ読み書き部 204 から順次出力されるデータを蓄え、1 フレーム分のデータが揃った時点で、そのデータを出力する。

【0031】

また、第 2 レピティション部 105 については、その構成は、第 1 レピティション部 103 の構成と略同一であるため、構成についての説明は省略することとし、後述する動作説明において動作についてのみ説明することとする。さらに、第 1 パンクチャリング部 111 および第 2 パンクチャリング部 113 についても、それらの構成は、第 1 レピティション部 103 の構成と略同一であるため、構成についての説明は省略することとし、後述する動作説明において動作についてのみ説明することとする。

【0032】

次に、第 1 レピティション部 103 の動作について説明する。図 3 は、第 1 レピティション部 103 の動作を説明するためのフロー図である。まず、ST30

1で、制御部203が、パラメータ記憶部202に記憶されている1フレーム当たりのビット数Nと、レピティション前ビット数N0とから、式(1)によって、増加するビット数、すなわち、総レピティションビット数Rを算出する。

$$R = N - N0 \quad (1)$$

【0033】

次に、ST302で、制御部203が、第1レピティションビット数r1を算出する。データに対するレピティションを2段階に分けてバランスよく行うために、r1は、Rを用いて、式(2)に示すようにして算出される。

$$r1 = R / 2 \text{ (小数点以下切り捨て)} \quad (2)$$

【0034】

次に、ST303で、制御部203が、式(3)によって、何ビット毎に第1レピティションを行うか、すなわち、第1レピティション間隔X1を算出する。

$$X1 = N0 / r1 \text{ (小数点以下切り捨て)} \quad (3)$$

【0035】

次に、ST304で、制御部203が、r1、X1の補正を行う。この補正は、データの符号化率が1/2のときは2の倍数のビット数毎に、符号化率が1/3のときは3の倍数のビット数毎にというように、符号化率に応じて第1レピティションを行うための補正であり、式(4)～(6)によって行われる。

【0036】

まず、式(4)にて剰余計算を行う。

$$\text{mod}(X1 + m, C) = 0 \quad m \geq 0 \quad (4)$$

ここでCはデータの符号化率の逆数であり、この式は、X1+mをCで割った余りが0となる最小のmを算出する式である。この式(4)で算出されたmを使用し、式(5)にてX1を補正し、補正值X1'を算出する。

$$X1' = X1 + m \quad (5)$$

さらに、式(5)によって算出されたX1'を使用し、式(6)にてr1を補正し、補正值r1'を算出する。

$$r1' = N0 / X1' \text{ (小数点以下切り捨て)} \quad (6)$$

【0037】

その後、制御部203に設定されたカウンタCtの値が1から1ずつ加算されていきN0になるまで、ST305～ST310の処理がN0回繰り返し行われる。ST306では、制御部203が、式(7)の剰余計算を行う。

$$\text{mod}(Ct, X1') = b1 \quad (7)$$

ここで、b1は、フレームの何ビット目から第1レピティションを開始するかを設定するパラメータであり、パラメータ記憶部202に任意に設定される。

【0038】

ST306で、CtをX1'で割った余りがb1に等しくなるときには、ST307で、制御部203がデータ出力回数nを2に設定し、一方、CtをX1'で割った余りがb1に等しくならないときには、ST308で、制御部203がデータ出力回数nを1に設定する。

【0039】

ST309では、メモリ読み書き部204が、入力メモリ部201に蓄えられたデータを1ビットずつ読み出し、n回出力メモリ部205へ書き出す。すなわち、n=2に設定されたビットについては、ビット数が増加されることになる。

【0040】

以上説明したようなフローによって、総レピティションビット数Rの略半数のビット数r1'分だけビット数を増加する第1レピティションが行われる。この第1レピティションを施されたデータは、次にインタリーブ部104でインタリーブパターンに従ってデータの並べ替えが行われ、その後、第2レピティション部105で第2レピティションを施される。

【0041】

次に、第2レピティション部105の動作について説明する。図4は、第2レピティション部105の動作を説明するためのフロー図である。まず、ST401で、第2レピティション部105内の制御部203が、第1レピティション部103で算出された総レピティションビット数Rと補正された第1レピティションビット数r1'とから、式(8)によって第2レピティションビット数r2を算出する。

$$r2 = R - r1' \quad (8)$$

【0042】

次に、ST402で、制御部203が、式(9)によって、何ビット毎に第2レピティションを行うか、すなわち、第2レピティション間隔X2を算出する。

$$X2 = N1 / r2 \text{ (小数点以下切り捨て)} \quad (9)$$

ここで、N1は $N1 = N0 + r1'$ であり、第1レピティション後のビット数を表す。

【0043】

その後、制御部203に設定されたカウンタCtの値が1から1ずつ加算されていきN1になるまで、ST403～ST408の処理がN1回繰り返し行われる。ST404では、制御部203が、式(10)の剰余計算を行う。

$$\text{mod}(Ct, X2) = b2 \quad (10)$$

ここで、b2は、フレームの何ビット目から第2レピティションを開始するのかを設定するパラメータであり、パラメータ記憶部202に任意に設定される。

【0044】

ST404で、CtをX2で割った余りがb2に等しくなるときには、ST405で、制御部203がデータ出力回数nを2に設定し、一方、CtをX2で割った余りがb2に等しくならないときには、ST406で、制御部203がデータ出力回数nを1に設定する。

【0045】

ST407では、メモリ読み書き部204が、入力メモリ部201に蓄えられたデータを1ビットずつ読み出し、n回出力メモリ部205へ書き出す。すなわち、n=2に設定されたビットについては、ビット数が増加されることになる。

【0046】

以上説明したようなフローによって第1レピティション後のデータに対して第2レピティションが行われ、これによって、1フレーム当たりのビット数すべてを満たすレピティションが行われたことになる。

【0047】

次に、受信機側の処理について説明する。受信機側では、送信機側での第1レピティション及び第2レピティションにより増加されたビットについて、第1パ

ンクチャリング部 111 および第 2 パンクチャリング部 113 が、送信機側と逆の処理、すなわちパンクチャリングを行うことによって、受信データ 117 を得る。具体的な動作は以下のようになる。

【0048】

まず、第 1 パンクチャリング部 111 の動作について説明する。図 5 は、第 1 パンクチャリング部 111 の動作を説明するためのフロー図である。第 1 パンクチャリング部 111 は、第 2 レピティション部 105 で増加されたビットを減少させる処理を行う。

【0049】

まず、ST501 で、送信機側から送信される制御データによって、パラメータ記憶部 202 に、何ビット毎に第 1 パンクチャリングを行うか、すなわち、第 1 パンクチャリング間隔 X2 が設定される。この X2 は、第 2 レピティション間隔 X2 と等しいものである。

【0050】

その後、制御部 203 に設定されたカウンタ Ct の値が 1 から 1 ずつ加算されていき N になるまで、ST502 ~ ST505 の処理が N 回繰り返される。ここで、N は $N = N_0 + r_1' + r_2$ であり、第 2 レピティション後のビット数、すなわち 1 フレーム当たりのビット数を表す。ST503 では、制御部 203 が、式 (11) の剰余計算を行う。

$$\text{mod}(Ct, X2) = b2 \quad (11)$$

ここで、b2 は、第 2 レピティションを行う際に使用された b2 と等しいものであり、上記制御信号によって、パラメータ記憶部 202 に設定されている。

【0051】

次に、ST504 で、メモリ読み書き部 204 が、入力メモリ部 201 に蓄えられたデータを 1 ビットずつ読み出す。そして、メモリ読み書き部 204 は、Ct を X2 で割った余りが b2 に等しくならないときには、読み出したデータを 1 回出力メモリ部 205 へ書き出し、一方、Ct を X2 で割った余りが b2 に等しくなるときには、読み出したデータを廃棄する。

【0052】

以上説明したようなフローによって、第2レピティションによって増加されたビットに対する第1パンクチャリングが行われる。この第1パンクチャリングを施されたデータは、次にデインタリーブ部112で、インタリーブ部104で行われたデータの並べ替えと逆の並べ替えが行われ、その後、第2パンクチャリング部113で第2パンクチャリングを施される。

【0053】

次に、第2パンクチャリング部113の動作について説明する。図6は、第2パンクチャリング部113の動作を説明するためのフロー図である。第2パンクチャリング部113は、第1レピティション部103で増加されたビットを減少させる処理を行う。

【0054】

まず、ST601で、上記制御データによって、パラメータ記憶部202に、何ビット毎に第2パンクチャリングを行うか、すなわち、第2パンクチャリング間隔 $X1'$ が設定される。この $X1'$ は、補正された第1レピティション間隔 $X1'$ と等しいものである。

【0055】

その後、制御部203に設定されたカウンタ Ct の値が1から1ずつ加算されていき $N1$ になるまで、ST602～ST605の処理が $N1$ 回繰り返し行われる。この $N1$ は、第2レピティションで使用された $N1$ と等しいものであり、上記制御信号によって制御部203に設定される。ST603では、制御部203が、式(12)の剰余計算を行う。

$$\text{mod}(Ct, X1') = b1 \quad (12)$$

ここで、 $b1$ は、第1レピティションを行う際に使用された $b1$ と等しいものであり、上記制御信号によって、パラメータ記憶部202に設定されている。

【0056】

次に、ST604で、メモリ読み書き部204が、入力メモリ部201に蓄えられたデータを1ビットずつ読み出す。そして、メモリ読み書き部204は、 Ct を $X1'$ で割った余りが $b1$ に等しくならないときには、読み出したデータを1回出力メモリ部205へ書き出し、一方、 Ct を $X1'$ で割った余りが $b2$ に

等しくなるときには、読み出したデータを廃棄する。

【0057】

以上説明したようなフローによって、第1レピティションによって増加されたビットに対する第2パンクチャリングが行われる。この第2パンクチャリングを施されたデータは、その後、誤り訂正復号化部114でビタビ復号等によって誤り訂正され、復号化部115で復号され、これにより、受信データ117が得られる。

【0058】

次に、本実施形態の符号化処理装置100によって、送信データがレピティションおよびインタリーブされる様子を図7を用いて具体的に説明する。今、符号化部101より出力されたデータを{D1、D2、D3、D4}とし、そのデータが誤り訂正符号化部102において符号化率=1/2で誤り訂正符号化処理を施されてD1はd1,d2に、D2はd3,d4に、D3はd5,d6に、D4はd7,d8になるとした場合、第1レピティション部103に入力されるデータは{d1,d2,d3,d4,d5,d6,d7,d8}の8ビットのデータとなる。なお、1フレーム当たりのビット数は、12ビットとする。

【0059】

まず、第1レピティション部103が、図3の処理フローに従って、第1レピティションを行う。まず、ST301~ST303では、上式(1)~(3)に従って、R、r1、X1を算出し

$$R = N - N0 = 12 - 8 = 4 \quad (13)$$

$$r1 = R / 2 = 4 / 2 = 2 \quad (14)$$

$$X1 = N0 / r1 = 8 / 2 = 4 \quad (15)$$

となる。

【0060】

次に、ST304では、上式(4)~(6)に従って、r1、X1を補正する。今、誤り訂正符号化処理の符号化率は1/2であるため、C=2となる。従って、上式(4)は以下のように計算される。

$$\text{mod}(X1 + m, C) = 0$$

$$m \bmod (4 + m, 2) = 0$$

$$\therefore m = 0 \quad (16)$$

【0061】

$m = 0$ であるため、上式 (5)、(6) に従って、

$$X1' = X1 = 4 \quad (17)$$

$$r1' = r1 = 2 \quad (18)$$

となる。

【0062】

次に、ST305～ST310で、Ctが1からN0になるまで、上式 (7) に従って、該当するビットのビット数を増加する。今、 $b1 = 2$ と設定されているとすると、上式 (7) に従って、2ビット目のデータである「d2」および6ビット目のデータである「d6」のビット数が増加され、第1レピティションが行われることとなる。従って、第1レピティション後のデータは、図7に示すように、 $\{d1, d2, d2, d3, d4, d5, d6, d6, d7, d8\}$ となる。なお、図7において下線で示すデータが、レピティションによってビット数を増加されたデータである。

【0063】

この第1レピティション後データは、次に、インタリーブ部104で、インタリーブパターン10[5[3x2]x2]に従って、データの並べ替えが行われる。その結果、インタリーブ後のデータは $\{d1, d4, d7, d2, d6, d2, d5, d8, d3, d6\}$ となる。

【0064】

次に、インタリーブ後のデータに対して、第2レピティション部105が、図4の処理フローに従って、第2レピティションを行う。まず、ST401～ST402では、上式 (8)～(9) に従って、 $r2$ 、 $X2$ を算出し

$$r2 = R - r1' = 4 - 2 = 2 \quad (19)$$

$$X2 = N1 / r2 = 10 / 2 = 5 \quad (20)$$

となる。

【0065】

次に、ST403～ST408で、Ctが1からN1になるまで、上式 (10) に従って、該当するビットのビット数を増加する。今、 $b2 = 2$ と設定されて

いるとすると、上式(10)に従って、2ビット目のデータである「d4」および7ビット目のデータである「d5」のビット数が増加され、第2レピティションが行われることとなる。従って、第2レピティション後のデータは、図7に示すように、{d1,d4,d4,d7,d2,d6,d2,d5,d5,d8,d3,d6}となる。

【0066】

このように、本実施の形態の符号化処理装置および復号化処理装置によれば、インタリーブの前後に分けて2段階でレピティションを行うため、レピティションによって増加されるビットがフレーム内のある位置に偏って存在してしまうことを防止することができる。これによって、インタリーブ前に1度だけレピティションを行う従来の符号化処理装置および復号化処理装置と比較して、受信機側で誤り訂正をしたときのビット誤り率を低くすることができる。

【0067】

なお、上記具体例では、インタリーブパターンが10[5[3x2]x2]のときに、本実施形態の効果が最も顕著である。しかし、他のインタリーブパターンであっても、本実施形態の効果は認められる。また、上記具体例では、各種パラメータを任意に設定して説明したが、これは一例にすぎず、本実施形態の効果は、これらのパラメータの値に限定されて認められるものでなく、パラメータが他の値をとる場合であっても認められる。

【0068】

(実施の形態2)

次に、本発明の実施の形態2について説明する。図8は本発明の実施の形態2に係る符号化処理装置および復号化処理装置の構成を示すブロック図である。符号化処理装置800においては、その構成は実施の形態1の符号化処理装置100から第2レピティション部105を除いたものとなり、その他の各部の構成および動作は、符号化処理装置100と同様のものとなる。

【0069】

従って、送信機側では、誤り訂正符号化部102で誤り訂正符号化処理を施されたデータは、第1レピティション部103で、前述した図3に示す処理フローにおいて、ST302で算出される $r1$ を $r1=R$ として、第1レピティション

を施される。第1レピティションされたデータは、インタリーブ部104で並べ替えられた後、所定の変調処理および無線処理等を施され、送信アンテナ107から送信される。

【0070】

一方、復号化処理装置810においては、その構成は実施の形態1の復号化処理装置110から第1パンクチャリング部111を除いたものとなり、その他の各部の構成および動作は、復号化符号化処理装置110と同様のものとなる。

【0071】

従って、受信機側では、デインタリーブ部112で送信機側のインタリーブと逆の並べ替えが行われたデータは、第2パンクチャリング部113で、前述した図6に示すような処理フローに従って第1レピティションと逆の第2パンクチャリングを施される。第2パンクチャリングを施されたデータは、誤り訂正復号化部114でビタビ復号等によって誤り訂正される。

【0072】

このように、本実施の形態の符号化処理装置および復号化処理装置によれば、データの符号化率が $1/2$ のときは2の倍数のビット数毎に、符号化率が $1/3$ のときは3の倍数のビット数毎にというように、符号化率に応じて増加するビットを決定しレピティションを行うため、誤り訂正符号化処理によって同一の誤り訂正符号化前データより発生した複数の誤り訂正符号化後データに対して重複してレピティションを行うことを防止することができる。従って、誤り訂正符号化の効果を増大させることができ、従来の符号化処理装置および復号化処理装置と比較して、受信機側で誤り訂正をしたときのビット誤り率を低くすることができる。

【0073】

(実施の形態3)

次に、本発明の実施の形態3について説明する。図9は本発明の実施の形態3に係る符号化処理装置および復号化処理装置の構成を示すブロック図である。符号化処理装置900においては、その構成は実施の形態1の符号化処理装置100から第1レピティション部103を除いたものとなり、その他の各部の構成お

よび動作は、符号化処理装置 100 と同様のものとなる。

【0074】

従って、送信機側では、インタリーブ部 104 で並べ替えられたデータは、第 2 レピティション部 105 で、前述した図 4 に示す処理フローにおいて、ST401 で算出される r_2 を $r_2 = R$ として、第 2 レピティションを施される。第 2 レピティションされたデータは、所定の変調処理および無線処理等を施され、送信アンテナ 107 から送信される。

【0075】

一方、復号化処理装置 910 においては、その構成は実施の形態 1 の復号化処理装置 110 から第 2 パンクチャリング部 113 を除いたものとなり、その他の各部の構成および動作は、復号化符号化処理装置 110 と同様のものとなる。

【0076】

従って、受信機側では、受信アンテナ 116 で受信した信号が、所定の無線処理および復調処理等を施された後、第 1 パンクチャリング部 111 で、前述した図 5 に示すような処理フローに従って第 2 レピティションと逆の第 1 パンクチャリングを施される。第 1 パンクチャリングを施されたデータは、デインタリーブ部 112 で送信機側のインタリーブと逆の並べ替えが行われる。

【0077】

このように、本実施の形態の符号化処理装置および復号化処理装置によれば、インタリーブの後にレピティションを行うため、レピティションによって増加されるビットがフレーム内のある位置に偏って存在してしまうことを防止することができる。これによって、インタリーブ前にレピティションを行う従来の符号化処理装置および復号化処理装置と比較して、受信機側で誤り訂正をしたときのビット誤り率を低くすることができる。

【0078】

上記実施の形態 1～3 に係る符号化処理装置及び復号化処理装置は、CDMA 無線通信システムにおける移動局装置のような通信端末装置や基地局装置に適用することができる。この場合、通信端末装置や基地局装置は、ビット誤り率を低くすることができる符号化処理装置及び復号化処理装置を搭載するため、通信品

質の向上を図ることができる。

【0079】

なお、上記実施の形態1～3の説明では、説明の便宜上、送信機、受信機に分けて説明したが、CDMA無線通信システムにおける無線通信装置は、送信機および受信機の双方を具備することもできる。

【0080】

【発明の効果】

以上説明したように、本発明によれば、伝播路におけるバースト誤りに強く、通信品質の向上を図ることができる。

【図面の簡単な説明】

【図1】

本発明の実施の形態1に係る符号化処理装置および復号化処理装置の構成を示すブロック図

【図2】

上記実施の形態に係るレピティション部およびパンクチャリング部の構成を示すブロック図

【図3】

上記実施の形態に係る第1レピティション部の動作を説明するためのフロー図

【図4】

上記実施の形態に係る第2レピティション部の動作を説明するためのフロー図

【図5】

上記実施の形態に係る第1パンクチャリング部の動作を説明するためのフロー図

【図6】

上記実施の形態に係る第2パンクチャリング部の動作を説明するためのフロー図

【図7】

上記実施の形態に係る符号化処理装置を用いてレピティションを行った場合のデータ配列を示すための図

【図 8】

本発明の実施の形態 2 に係る符号化処理装置および復号化処理装置の構成を示すブロック図

【図 9】

本発明の実施の形態 3 に係る符号化処理装置および復号化処理装置の構成を示すブロック図

【図 1 0】

従来の符号化処理装置および復号化処理装置の構成を示すブロック図

【図 1 1】

従来の符号化処理装置を用いてレピティションを行った場合のデータ配列を示すための図


【符号の説明】

- 1 0 3 第 1 レピティション部
- 1 0 4 インタリーブ部
- 1 0 5 第 2 レピティション部
- 1 1 1 第 1 パンクチャリング部
- 1 1 2 デインタリーブ部
- 1 1 3 第 2 パンクチャリング部
- 2 0 1 入力メモリ部
- 2 0 2 パラメータ記憶部
- 2 0 3 制御部
- 2 0 4 メモリ読み書き部
- 2 0 5 出力メモリ部


【書類名】

図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図9】



【図 10】



【図 11】



【書類名】 要約書

【要約】

【課題】 伝播路におけるバースト誤りに強く、通信品質の向上を図ること。

【解決手段】 第1レピティション部103が、レピティションによって増加するビット数の略半数のビット数についてデータのビットを増加させ、インターリーブ部104が、そのビット数を増加したデータの並べ替えを行い、第2レピティション部105が、その並べ替えたデータに対して、レピティションによって増加する残りのビット数についてデータのビットを増加させる。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号 [000005821]

1. 変更年月日 1990年 8月28日
[変更理由] 新規登録
住 所 大阪府門真市大字門真1006番地
氏 名 松下電器産業株式会社

THIS PAGE BLANK (USPTO)